Das Hoch

Von links: Ghani, Mistry, Chau und Bohr von Intel mit einem Wafer aus 45-Nanometer-Mikroprozessoren

Während Sie dies lesen, Zwei unserer fortschrittlichsten Fabriken hier bei Intel bereiten sich auf die kommerzielle Produktion der neuesten Core-2-Mikroprozessoren mit dem Codenamen Penryn vor, die noch in diesem Jahr vom Band laufen sollen. Die auf unserer neuesten 45-nm-CMOS-Prozesstechnologie basierenden Chips verfügen über mehr Transistoren und laufen schneller und kühler als Mikroprozessoren, die mit der vorherigen 65-nm-Prozessgeneration hergestellt wurden. Bei rechenintensiven Musik-, Video- und Spieleanwendungen werden Benutzer eine deutliche Leistungssteigerung im Vergleich zu den besten Chips, die sie derzeit verwenden, feststellen.

Eine willkommene Entwicklung, aber kaum eine große Neuigkeit, oder? Schließlich verdoppelt sich die Dichte von Transistoren auf Chips seit mehr als 40 Jahren regelmäßig, wie das Mooresche Gesetz vorhersagt. Die ersten Penryn-Chips werden entweder Dual-Core-Prozessoren mit mehr als 400 Millionen Transistoren oder Quad-Core-Prozessoren mit mehr als 800 Millionen Transistoren sein. Man könnte meinen, diese Chips seien nichts anderes als ein weiterer Kontrollpunkt im unaufhaltsamen Marsch des Mooreschen Gesetzes.

Aber du liegst falsch. Ohne einen großen Durchbruch in der Art und Weise, wie wir eine Schlüsselkomponente der infinitesimalen Transistoren auf diesen Chips, den sogenannten Gate-Stack, konstruieren, wären die Chips nicht möglich gewesen. Das Grundproblem, das wir überwinden mussten, war, dass uns vor einigen Jahren die Atome ausgingen. Buchstäblich.

Um die Kurve des Mooreschen Gesetzes einzuhalten, müssen wir die Größe unserer Transistoren etwa alle 24 Monate halbieren. Die Physik schreibt vor, dass die kleinsten Teile dieser Transistoren um den Faktor 0,7 verkleinert werden müssen. Aber es gibt einen kritischen Teil des Transistors, den wir unserer Meinung nach nicht mehr verkleinern konnten. Es handelt sich um die dünne Isolierschicht aus Siliziumdioxid (SiO2), die das Gate des Transistors elektrisch vom Kanal isoliert, durch den Strom fließt, wenn der Transistor eingeschaltet ist. Diese Isolierschicht wurde mit jeder neuen Generation abgespeckt und geschrumpft, allein seit Mitte der 1990er-Jahre etwa um das Zehnfache. Zwei Generationen vor Penryn war diese Isolierung gerade einmal fünf Atome dick.

Wir konnten nicht einmal ein weiteres Zehntel Nanometer einsparen – ein einzelnes Siliziumatom hat einen Durchmesser von 0,26 nm. Noch wichtiger ist, dass bei einer Dicke von fünf Atomen die Isolierung bereits ein Problem darstellte und Energie verschwendete, weil Elektronen durch sie hindurchregnen konnten. Ohne eine bedeutende Innovation lief die Halbleiterindustrie Gefahr, auf den gefürchteten „Showstopper“ zu stoßen, das lang erwartete unüberwindbare Problem, das die Ära des Mooreschen Gesetzes periodischer exponentieller Leistungssteigerungen bei Speichern, Mikroprozessoren und anderen Chips beendet – und damit die sehr guten Zeiten das ist damit einhergegangen.

Die Lösung für diese jüngste Krise bestand darin, den Isolator mit mehr Atomen, jedoch einer anderen Art, zu verdicken, um ihm bessere elektrische Eigenschaften zu verleihen. Dieser neue Isolator funktioniert gut genug, um den stromfressenden Elektronenhagel zu stoppen, der seit vier Jahren moderne Chips heimsucht. Wenn Moores Gesetz in absehbarer Zeit zusammenbricht, liegt das nicht an einer unzureichenden Gate-Isolierung. Intel-Mitbegründer Gordon Moore, bekannt als Moore's Law, bezeichnete die Änderungen, die wir bei der Einführung dieser neuesten Chipgeneration vorgenommen haben, als „die größte Veränderung in der Transistortechnologie“ seit den späten 1960er Jahren.

So schwierig es auch war, den neuen Isolator zu finden, das war nur die halbe Miete. Der Zweck des Isolators besteht darin, das Silizium-Gate des Transistors vom Rest des Geräts zu trennen. Das Problem ist, dass ein Silizium-Gate mit dem neuen Isolatormaterial nicht funktionierte. Die ersten damit hergestellten Transistoren zeigten eine schlechtere Leistung als ältere Transistoren. Die Antwort bestand darin, der Mischung ein weiteres neues Material hinzuzufügen und das Silizium-Gate durch eines aus Metall zu ersetzen.

Es scheint vielleicht keine so große Sache zu sein, die in einem Transistor verwendeten Materialien zu ändern, aber das war es. Die Branche erlebte vor einigen Jahren einen großen Umbruch, als sie von Aluminiumverbindungen auf Kupferverbindungen und – gleichzeitig – von der SiO2-Ummantelung dieser Verbindungen auf chemisch ähnliche „Low-k“-Dielektrika umstieg. Und diese Änderungen hatten nichts mit dem Transistor selbst zu tun. Eine grundlegende Änderung der Zusammensetzung des Transistors ist so gut wie unbekannt. Die Kombination aus Gate und Isolator, der Gate-Stapel, hat sich nicht wesentlich verändert, seit Moore, Andrew S. Grove und andere sie im Oktober 1969 in dieser Zeitschrift beschrieben haben!

Wenn Sie also Ihren nächsten Computer hochfahren und überrascht sind, wie schnell er einige Videocodierungen verarbeitet, denken Sie daran: Unter seiner Haube steckt mehr Neues als in jedem anderen Computer, den Sie jemals besessen haben.

Die Geschichte, wie wir und unsere Mitarbeiter das Gate-Isolierungsproblem gelöst haben, mag esoterisch erscheinen, und im wahrsten Sinne des Wortes ist sie es auch. Aber es ist auch ein Sinnbild dafür, wie das Mooresche Gesetz, das bestimmende Paradigma der globalen Halbleiterindustrie, durch den raschen Einsatz enormer intellektueller und materieller Ressourcen für Probleme, die Ingenieure zunehmend dazu zwingen, in unterschiedlichen Bereichen zu kämpfen, trotz oft erschreckender Widrigkeiten aufrechterhalten wird bis vor Kurzem nur von Physikern besetzt.

Das Problem liegt letztlich in der Macht. Mit fünf Atomen war dieser Splitter der SiO2-Isolierung so dünn, dass er begann, seine isolierenden Eigenschaften zu verlieren. Seit der Generation der Chips im Jahr 2001 begannen Elektronen durch sie zu rieseln. Bei den Prozessoren, die nur zwei Jahre später hergestellt wurden, war dieses Rinnsal etwa 100-mal so intensiv.

Der ganze Strom verbrauchte Strom und erzeugte unerwünschte Wärme. Laptops heizten sich zu stark auf und ihre Akkus waren zu schnell leer. Kellner trieben die Stromrechnungen ihrer Besitzer in die Höhe und belasteten deren Klimaanlagen. Noch bevor uns die Atome ausgingen, hatten sich die Konstrukteure einige Tricks ausgedacht, um die Leistung zu drosseln, ohne an Geschwindigkeit zu verlieren. Aber ohne eine Möglichkeit, den unerwünschten Elektronenfluss durch diesen Isolationsstreifen einzudämmen, wäre der Kampf um die Herstellung immer leistungsfähigerer Prozessoren bald verloren.

Um zu verstehen, warum, benötigen Sie eine kurze Lektion (oder Auffrischung) der Halbleiter-Grundlagen. Der Transistortyp, der zu Hunderten von Millionen zusammengekettet ist, um heutige Mikroprozessoren, Speicher und andere Chips zu bilden, wird als Metalloxid-Halbleiter-Feldeffekttransistor oder MOSFET bezeichnet. Im Grunde ist es ein Schalter. Eine Spannung an einem Anschluss, dem sogenannten Gate, schaltet einen Stromfluss zwischen den beiden anderen Anschlüssen, der Source und dem Drain, ein oder aus [siehe Abbildung „Der Transistor“].

MOSFETs gibt es in zwei Varianten: N-MOS (für n-Typ) und P-MOS (für p-Typ). Der Unterschied liegt in der chemischen Zusammensetzung von Source, Drain und Gate. Integrierte Schaltkreise enthalten sowohl NMOS- als auch PMOS-Transistoren. Die Transistoren werden auf einkristallinen Siliziumwafern hergestellt; Source und Drain werden durch Dotieren des Siliziums mit Verunreinigungen wie Arsen, Phosphor oder Bor aufgebaut. Durch die Dotierung mit Bor werden dem Siliziumkristall positive Ladungsträger, sogenannte Löcher, hinzugefügt, wodurch er zum p-Typ wird, während durch die Dotierung mit Arsen oder Phosphor Elektronen hinzugefügt werden, wodurch er zum n-Typ wird.

Am Beispiel eines NMOS-Transistors bestehen die flachen Source- und Drain-Bereiche aus hochdotiertem n-Typ-Silizium. Zwischen ihnen liegt ein leicht dotierter p-Typ-Bereich, der Transistorkanal genannt wird – in dem Strom fließt. Auf dem Kanal liegt die dünne SiO2-Isolierungsschicht, die üblicherweise nur Gate-Oxid genannt wird und die Ursache für die jüngsten technologischen Probleme der Chipindustrie ist.

Über dieser Oxidschicht liegt die Gate-Elektrode, die aus teilweise geordnetem oder polykristallinem Silizium besteht. Bei einem NMOS-Baustein handelt es sich ebenfalls um einen n-Typ. (Die Silizium-Gates ersetzten Aluminium-Gates – das Metall in „Metall-Oxid-Halbleiter“ – in einer Arbeit, die im IEEE Spectrum-Artikel von 1969 beschrieben wurde. Aber das Akronym „MOS“ hat dennoch weitergelebt.)

Der NMOS-Transistor funktioniert folgendermaßen: Eine positive Spannung am Gate baut ein elektrisches Feld über der Oxidschicht auf. Das elektrische Feld stößt die Löcher ab und zieht Elektronen an, um einen elektronenleitenden Kanal zwischen Source und Drain zu bilden.

Ein PMOS-Transistor ist lediglich die Ergänzung zu NMOS. Source und Drain sind vom p-Typ; der Kanal, n-Typ; und das Tor, p-Typ. Es funktioniert auch umgekehrt: Eine positive Spannung am Gate (gemessen zwischen Gate und Source) unterbricht den Stromfluss.

In Logikgeräten sind PMOS- und NMOS-Transistoren so angeordnet, dass sich ihre Wirkungsweise gegenseitig ergänzt, daher der Begriff CMOS für komplementärer Metalloxid-Halbleiter. Die Anordnung von CMOS-Schaltkreisen ist so ausgelegt, dass sie nur dann Strom ziehen, wenn die Transistoren ein- oder ausgeschaltet sind. Das ist jedenfalls die Idee.

Obwohl die grundlegenden Merkmale und Materialien des MOS-Transistors seit den späten 1960er Jahren weitgehend gleich geblieben sind, haben sich die Abmessungen dramatisch vergrößert. Die minimalen Layoutabmessungen des Transistors betrugen vor 40 Jahren etwa 10 Mikrometer und betragen heute weniger als 50 nm, also um einen Faktor von mehr als 200 kleiner. Nehmen wir an, ein Transistor aus den 1960er Jahren wäre so groß wie ein Haus mit drei Schlafzimmern und würde um das gleiche Maß schrumpfen Faktor. Sie könnten das Haus heute in Ihrer Hand halten.

Bei den Penryn-Prozessoren, mit deren Herstellung wir vor kurzem begonnen haben, messen die meisten Transistormerkmale etwa 45 nm, einer ist jedoch nur 35 nm klein. Es ist der erste kommerzielle Mikroprozessor mit so kleinen Funktionen. Alle anderen Mikroprozessoren der Spitzenklasse, die zum Zeitpunkt der Erstellung dieses Artikels in Produktion sind, verfügen über 65-nm-Funktionen. Mit anderen Worten: Penryn ist der erste Mikroprozessor der 45-nm-Generation. Viele weitere werden bald folgen.

Die Dicke der SiO2-Isolierung am Gate des Transistors hat sich bei modernen Mikroprozessoren von etwa 100 nm auf 1,2 nm verringert. Die Geschwindigkeit, mit der die Dicke abnahm, war jahrelang konstant, begann sich jedoch bei der 90-nm-Generation, die 2003 in Produktion ging, zu verlangsamen. Zu diesem Zeitpunkt erreichte das Oxid seine Fünf-Atom-Grenze. Die Isolatordicke schrumpfte von der 90-nm- auf die heute noch übliche 65-nm-Generation nicht weiter.

Der Grund dafür, dass das Gate-Oxid nicht weiter geschrumpft ist, liegt darin, dass es anfing, Strom abzuleiten [siehe Abbildung „Die Atome gehen zur Neige“]. Diese Leckage entsteht durch Quanteneffekte. Bei 1,2 nm beginnt die Quantennatur der Teilchen eine große Rolle zu spielen. Wir sind es gewohnt, Elektronen im Sinne der klassischen Physik zu betrachten, und wir stellen uns ein Elektron gerne als eine Kugel und die Isolierung als einen hohen, schmalen Hügel vor. Die Höhe des Hügels gibt an, wie viel Energie Sie benötigen würden, um das Elektron auf die andere Seite zu bringen. Wenn Sie ihm ausreichend Schubs geben, können Sie es tatsächlich über den Hügel schaffen und dabei die Isolierung durchbrechen.

Aber wenn der Hügel (die Oxidschicht) so schmal ist, dass man einzelne Atome in ihrer Dicke zählen kann, sieht das Elektron weniger wie eine Kugel, sondern eher wie eine Welle aus. Konkret handelt es sich um eine Welle, die die Wahrscheinlichkeit definiert, das Elektron an einem bestimmten Ort zu finden. Das Problem ist, dass die Welle tatsächlich breiter als der Hügel ist und sich bis zur anderen Seite und darüber hinaus erstreckt. Das bedeutet, dass eine deutliche Wahrscheinlichkeit besteht, dass ein Elektron, das sich auf der Gate-Seite des Oxids befinden sollte, einfach auf der Kanalseite erscheint, nachdem es durch die Energiebarriere der Isolierung „getunnelt“ ist, anstatt darüber hinwegzugehen.

Mitte der 1990er Jahre haben wir bei Intel und andere große Chiphersteller erkannten, dass wir uns schnell dem Tag näherten, an dem wir nicht mehr in der Lage sein würden, weiterhin Atome aus dem SiO2-Gate-Isolator herauszudrücken. Deshalb haben wir alle Forschungsprogramme gestartet, um eine bessere Lösung zu finden. Ziel war es, ein Gate-Dielektrikumsmaterial als Ersatz für SiO2 zu identifizieren und außerdem Transistorprototypen zu demonstrieren, die weniger Lecks aufweisen und gleichzeitig viel Strom über den Transistorkanal leiten. Wir brauchten einen Gate-Isolator, der dick genug war, um zu verhindern, dass Elektronen hindurchtunneln, und der dennoch durchlässig genug war, um das elektrische Feld des Gates in den Kanal durchzulassen, sodass es den Transistor einschalten konnte. Mit anderen Worten: Das Material musste physikalisch dick, aber elektrisch dünn sein.

Der Fachbegriff für ein solches Material ist „High-k“-Dielektrikum; k, die Dielektrizitätskonstante, ist ein Begriff, der sich auf die Fähigkeit eines Materials bezieht, ein elektrisches Feld zu konzentrieren. Eine höhere Dielektrizitätskonstante bedeutet, dass der Isolator bei gleicher Isolatordicke eine größere Kapazität zwischen zwei leitenden Platten bereitstellen und so mehr Ladung speichern kann. Wenn Sie es vorziehen, kann die gleiche Kapazität auch mit einem dickeren Isolator bereitgestellt werden [siehe Abbildung „Der High-k-Weg“]. SiO2 hat typischerweise einen k-Wert von etwa 4, während Luft und Vakuum Werte von etwa 1 haben. Der k-Wert hängt davon ab, wie stark ein Material polarisiert werden kann. Wenn es in ein elektrisches Feld gebracht wird, richten sich die Ladungen in den Atomen oder Molekülen eines Dielektrikums in Richtung des Feldes neu aus. Diese internen Ladungen reagieren in High-k-Dielektrika stärker als in Low-k-Dielektrika.

Übrigens begannen führende Halbleiterfirmen bereits im Jahr 2000 damit, das Material zur Isolierung der Metalldrähte, die Transistoren miteinander verbinden, von SiO2 auf Low-k-Dielektrika umzustellen. Im Falle von Verbindungen soll verhindert werden, dass das elektrische Feld eines Drahtes auf andere Drähte in der Nähe spürbar ist, da dadurch ein Kondensator zwischen den Drähten entsteht und die Signale auf diesen Drähten gestört oder verlangsamt werden können. Ein Low-k-Dielektrikum verhindert das Problem.

Wir machten uns daran, eine wahre Buchstabensuppe von dielektrischen Kandidaten mit hohem k-Wert zu untersuchen, darunter Aluminiumoxid (Al2 O3), Titandioxid (TiO2), Tantalpentoxid (Ta2 O5), Hafniumdioxid (HfO2), Hafniumsilikat (HfSiO4) und Zirkonium Oxid (ZrO2), Zirkoniumsilikat (ZrSiO4) und Lanthanoxid (La2 O3). Wir haben versucht, Dinge wie die Dielektrizitätskonstante des Materials, seine elektrische Stabilität und seine Kompatibilität mit Silizium zu ermitteln. Für eine schnelle Abwicklung experimentierten wir mit einfachen Kondensatorstrukturen und bauten ein Sandwich aus Titannitrid-Elektroden, dem High-k-Dielektrikum und einer Silizium-Gate-Elektrode. Anschließend haben wir sie immer wieder aufgeladen und entladen und dabei beobachtet, wie stark sich das Verhältnis zwischen Kapazität und Spannung mit jedem Zyklus verändert.

Aber in den ersten zwei Jahren funktionierten alle Dielektrika, die wir ausprobiert haben, schlecht. Wir fanden heraus, dass Ladungen an der Grenzfläche zwischen der Gate-Elektrode und dem Dielektrikum eingefangen wurden. Diese im Kondensator angesammelte Ladung veränderte den Spannungspegel, der erforderlich war, um von einem Lade-Entlade-Zyklus zum nächsten die gleiche Energiemenge im Kondensator zu speichern. Sie möchten, dass ein Transistor bei jedem Schalten genau gleich funktioniert, aber diese Gate-Stack-Strukturen verhielten sich jedes Mal anders, wenn sie aufgeladen wurden. Die Ergebnisse waren sehr entmutigend, aber am Ende gelang unserem Team ein wichtiger Durchbruch.

Es stellte sich heraus, dass das Problem darin lag, wie wir den Testkondensator konstruiert hatten. Um die dielektrische Schicht herzustellen, verwendeten wir eine von zwei verschiedenen Halbleiterherstellungstechniken: reaktives Sputtern und metallorganische chemische Gasphasenabscheidung. Bedauerlicherweise entstehen bei beiden Verfahren Oberflächen, die zwar nach den meisten Maßstäben bemerkenswert glatt, aber dennoch so uneben sind, dass einige Lücken und Taschen entstehen, in denen Ladungen stecken bleiben könnten.

Wir brauchten etwas noch Glatteres – eigentlich so glatt wie eine einzelne Atomschicht. Deshalb haben wir uns einer Technologie namens Atomlagenabscheidung zugewandt, die so neu ist, dass sie erst in diesem Jahr mit unseren neuen High-k-Chips ihr Debüt in der CMOS-Chipproduktion gibt. Mit der Atomlagenabscheidung können Sie ein Material schichtweise aus Atomen aufbauen. Bei diesem Prozess führen Sie ein Gas ein, das mit der Oberfläche des Siliziumwafers reagiert und das gesamte Substrat mit einer einzigen Atomschicht überzieht. Da es dann keine Oberfläche mehr gibt, mit der man reagieren kann, stoppt die Ablagerung. Das Gas wird aus der Kammer evakuiert und durch ein zweites Gas ersetzt, das chemisch mit der gerade abgelagerten Atomschicht reagiert. Auch er legt eine Atomschicht ab und stoppt dann. Sie können den Vorgang beliebig oft wiederholen, um Schichtmaterialien herzustellen, deren Gesamtdicke bis hin zur Breite eines einzelnen Atoms kontrollierbar ist.

Auf diese Weise abgeschieden zeigten sowohl die von uns untersuchten High-k-Dielektrika auf Hafnium- als auch auf Zirkoniumbasis wesentlich stabilere elektrische Eigenschaften im Vergleich zu denen, die durch Sputtern oder chemische Dämpfe gebildet wurden. Das Problem der eingeschlossenen Ladung schien gelöst zu sein.

Nachdem zwei Kandidatenmaterialien identifiziert wurden, Wir haben damit begonnen, daraus NMOS- und PMOS-Transistoren herzustellen. Dann kam der nächste Haken. Diese Transistoren, die bis auf das unterschiedliche Dielektrikum weitgehend mit unseren bestehenden Transistoren identisch sind, hatten einige Probleme. Zum einen war mehr Spannung erforderlich, um sie einzuschalten, als nötig war – was als Fermi-Level-Pinning bezeichnet wird. Zum anderen bewegten sich die Ladungen, sobald die Transistoren eingeschaltet waren, träge durch sie hindurch, was die Schaltgeschwindigkeit des Geräts verlangsamte. Dieses Problem wird als geringe Ladungsträgermobilität bezeichnet.

Wir waren nicht die Einzigen, die mit diesen Problemen konfrontiert waren; Fast alle anderen hatten auch damit zu kämpfen. Während der Countdown für die nächste Generation, die das Mooresche Gesetz vorhersagt, läuft, wurde es zu einer dringenden Aufgabe, zu verstehen, warum die dielektrischen High-k-Transistoren so schlecht funktionierten, und eine Lösung zu finden. Mithilfe einer Kombination aus experimenteller Arbeit und physikbasierten Modellen begannen wir herauszufinden, was schief gelaufen war. Die Ursache des Problems lag letztendlich in der Wechselwirkung zwischen der Polysilizium-Gate-Elektrode und den neuen High-k-Dielektrika.

Warum das so ist, hat eine komplizierte Erklärung. Die dielektrische Schicht besteht aus Dipolen – Objekten mit einem positiven und einem negativen Pol. Genau dieser Aspekt verleiht dem High-k-Dielektrikum eine so hohe Dielektrizitätskonstante. Diese Dipole vibrieren wie ein gespanntes Gummiband und führen zu starken Schwingungen im Kristallgitter eines Halbleiters, sogenannten Phononen [siehe Abbildung „Bumpy Ride“]. Diese Phononen schleudern vorbeiziehende Elektronen um, verlangsamen sie und verringern die Geschwindigkeit, mit der der Transistor schalten kann. Aber theoretische Studien und Computersimulationen von uns und anderen zeigten einen Ausweg. Die Simulationen zeigten, dass der Einfluss von Dipolschwingungen auf die Kanalelektronen durch eine deutliche Erhöhung der Elektronendichte in der Gate-Elektrode ausgeblendet werden kann. Eine Möglichkeit, dies zu erreichen, wäre der Wechsel von einem Polysilizium-Gate zu einem Metall-Gate. Als Leiter kann Metall hundertmal mehr Elektronen aufnehmen als Silizium. Experimente und weitere Computersimulationen bestätigten, dass Metall-Gates den Zweck erfüllen würden, indem sie die Phononen abschirmten und einen reibungslosen Stromfluss durch den Transistorkanal ermöglichen würden.

Darüber hinaus wäre die Bindung zwischen dem High-k-Dielektrikum und dem Metall-Gate so viel besser als die zwischen dem Dielektrikum und dem Silizium-Gate, dass unser anderes Problem, das Fermi-Level-Pinning, ebenfalls durch ein Metall-Gate gelöst würde.

Jetzt hatten unsere Ingenieure eine neue große Aufgabe: Finden Sie ein Metall, das sie für die Gate-Elektrode verwenden können und das sich gut mit dem neuen High-k-Dielektrikum kombinieren lässt. Da die elektrischen Eigenschaften der Gates von NMOS- und PMOS-Transistoren unterschiedlich sind, benötigten sie tatsächlich nicht ein Metall, sondern zwei – eines für NMOS und eines für PMOS.

So wie Standard-MOS-Transistoren n-Typ- und p-Typ-Polysilizium-Gates für NMOS- und PMOS-Transistoren verwenden, benötigen High-k-Transistoren Metall-Gate-Elektrodenmaterialien mit einer Schlüsseleigenschaft, die denen von Polysilizium ähnelt. Diese Schlüsseleigenschaft wird als Arbeitsfunktion bezeichnet. In diesem Zusammenhang bezieht sich die Austrittsarbeit auf die Energie eines Elektrons in der Gate-Elektrode im Verhältnis zu der eines Elektrons im leicht dotierten Siliziumkanal. Die Energiedifferenz baut ein elektrisches Feld auf, das sich auf die Spannungsmenge modulieren lässt, die erforderlich ist, um den Transistor einzuschalten, die Schwellenspannung. Wenn die Austrittsarbeit des Gates nicht richtig gewählt ist, ist die Schwellenspannung zu hoch und der Transistor lässt sich nicht leicht genug einschalten.

Wir haben viele Arten von Metallen analysiert, modelliert und mit ihnen experimentiert, einige mit Austrittsarbeitsfunktionen, die eher denen von hochdotiertem Silizium entsprachen als andere. Aber keines davon hatte genau die Austrittsarbeit des dotierten Siliziums, also mussten wir lernen, die Austrittsarbeit von Metallen an unsere Bedürfnisse anzupassen. Schließlich identifizierte die Forschungsgruppe NMOS- und PMOS-Metalle, indem sie daraus zunächst Kondensatoren und dann Transistoren baute. Wir können den genauen Aufbau unserer Metallschichten nicht offenlegen, da die IC-Industrie schließlich sehr wettbewerbsintensiv ist!

Unsere ersten NMOS- und PMOS-High-k- und Metal-Gate-Transistoren haben wir Mitte 2003 in der Entwicklungsfabrik von Intel in Hillsboro, Oregon, gebaut. Wir begannen mit der 130-nm-Technologie von Intel, die damals etwa drei Jahre alt war und in der Großserienproduktion eingesetzt wurde. Die Transistoren mit einem Oxid auf Hafniumbasis und Metall-Gate-Elektroden hatten alles, was wir brauchten: Sie schalteten sich bei der richtigen Spannung ein, ließen wenig Strom durch das Gate-Oxid fließen und leiteten bei einer bestimmten Spannung eine große Strommenge durch den Kanal. Und dieser Strom bewegte sich schnell. Tatsächlich lieferten diese ersten Transistoren bei einem gegebenen Sperrstrom mehr Strom als alle damals gemeldeten Transistoren.

Natürlich waren wir nicht allein. Und es gab noch viele Unbekannte. Bis 2003 hatten Forscher in Universitätslabors und anderen Halbleiterfirmen auf der ganzen Welt Materialien auf Hafniumbasis als Gate-Dielektrikum ins Visier genommen. Eine Vielzahl von ihnen wurde eingehend untersucht: Hafniumoxide, Hafniumsilikate und stickstoffhaltige Hafniumoxide. Auch die Methode zur Bildung des High-k-Films war ungeklärt, wobei verschiedene Gruppen Sputtern, chemische Gasphasenabscheidung und Atomlagenabscheidung ausprobierten, worauf wir uns schließlich einigten. Die größte Unbekannte damals war jedoch, welche Metall-Gate-Materialien verwendet werden sollten und wie sie in den Transistorherstellungsprozess integriert werden sollten.

Die normale Herstellungsmethode ist als „Gate First“ bekannt. Wie der Name schon sagt, werden zunächst das Gate-Dielektrikum und die Gate-Elektroden konstruiert. Dann werden die Dotierstoffe für Source und Drain auf beiden Seiten des Gates in das Silizium implantiert. Abschließend wird das Silizium ausgeglüht, um den durch den Implantationsprozess entstandenen Schaden zu reparieren. Dieses Verfahren erfordert, dass das Gate-Elektrodenmaterial den hohen Temperaturen im Glühschritt standhält – kein Problem für polykristallines Silizium, möglicherweise aber ein großes Problem für einige Metalle.

Um es kurz zu machen: Die Suche nach Gate-Elektrodenmaterialien mit der richtigen Austrittsarbeit und Toleranz gegenüber der Hochtemperaturverarbeitung war sehr schwierig und voller Sackgassen. Speziell für den PMOS-Transistor.

Eine weitere Prozesssequenz für Transistoren, die als „Gate zuletzt“ bezeichnet wird, umgeht die thermische Ausheilung, indem die Gate-Elektrodenmaterialien nach der Bildung von Source und Drain abgeschieden werden. Allerdings empfanden viele unserer Kollegen den Gate-Last-Prozess, den wir letztendlich übernommen hatten, als zu große Abkehr und zu große Herausforderung.

Inzwischen entstand ein dritter Ansatz, der sich durch seine Einfachheit auszeichnet. Diese sogenannten vollständig silizidierten Gates ermöglichen es Ihnen, dem normalen Gate-First-Prozess zu folgen, können dann aber das Polysilizium-Gate in ein Metall-Silizid-Gate umwandeln, wobei im Wesentlichen jedes zweite Siliziumatom durch Metall (normalerweise Nickel) ersetzt wird. Anschließend können Sie durch Dotieren des Nickelsilizids seine Austrittsarbeit für die Verwendung in einem NMOS- oder PMOS-Gerät ändern. Bis Ende 2006 hatten jedoch fast alle, auch wir, den Ansatz der vollständig silizidierten Tore aufgegeben. Niemand konnte die Austrittsarbeit des Silizids nahe genug an die Stelle bringen, an der sie sein musste.

Dennoch wird bei anderen großen Chipherstellern weiter nach Materialien mit der richtigen Austrittsarbeit gesucht, die hohen Temperaturen standhalten und den branchenüblichen Gate-First-Prozessablauf ermöglichen.

Gut funktionierende Transistoren gebaut zu haben Unter Verwendung alter Technologie war es in der zweiten Hälfte des Jahres 2003 an der Zeit, von der Forschung zur Entwicklung von High-k-Dielektrikum-Plus-Metal-Gate-Transistoren, wie wir sie nannten, überzugehen. Die Ingenieure begannen zu ermitteln, ob diese frühen Transistoren auf die kommenden 45-nm-Dimensionen skaliert werden könnten und dennoch die strengen Leistungs-, Zuverlässigkeits- und Herstellbarkeitsanforderungen einer fortschrittlichen Mikroprozessortechnologie erfüllen.

Es war kein Kinderspiel. Die Ingenieure der Forschungsgruppe hatten einen entscheidenden Vorsprung bei der Identifizierung vielversprechender High-k- und Metall-Gate-Materialien geliefert, aber die NMOS- und PMOS-Transistoren waren noch nicht auf einem Wafer kombiniert, wie dies in einem Mikroprozessor der Fall wäre, und zwar unter Verwendung eines Herstellungsprozesses, der beides ermöglichen könnte . Darüber hinaus mussten noch schwierige Fragen beantwortet werden, wie viele gute Chips wir für jeden schlechten Chip erwarten konnten (Ausbeute) und wie zuverlässig diese Chips sein würden.

In den folgenden Monaten löste das Team ein Problem nach dem anderen und nahm Änderungen an Materialien, chemischen Rezepturen und Herstellungsprozessen vor. Erst Ende 2004 hatte das Team das Gefühl, über genügend überzeugende Daten zu verfügen, um die neuen Transistoren für unsere 45-nm-Technologie nutzen zu können. Zu diesem Zeitpunkt gab es kein Zurück mehr. Intel war nun bestrebt, mithilfe des Gate-Last-Prozessablaufs eine High-k-Dielektrikum-Plus-Metall-Gate-Transistorstruktur herzustellen. Es war ein mutiger Anruf. Unser Team wusste, dass es bei allen Mikroprozessoren der nächsten Generation von Intel den größten Wandel in der Transistortechnologie seit 40 Jahren bedeuten würde.

Der nächste wichtige Meilenstein bestand darin, funktionierende Testchips unter Verwendung der endgültigen skalierten Abmessungen in Kombination mit den neuen Transistorfunktionen zu demonstrieren. Der herkömmliche Chip, auf dem eine neue Technologie getestet wird, ist der statische Direktzugriffsspeicher (SRAM). Dabei handelt es sich um den Speichertyp, der auf demselben Chip wie der Mikroprozessor untergebracht ist. Typischerweise haben Mikroprozessorhersteller Designs für SRAM, die ihren Prozessordesigns ein Jahr oder länger voraus sind. SRAM ist eine sehr regelmäßige Anordnung von Speicherzellen, die jeweils aus sechs dicht gepackten und miteinander verbundenen Transistoren bestehen. Aufgrund ihrer Dichte und Regelmäßigkeit liefern SRAM-Chips gute Daten darüber, wie viele Fehler ein Herstellungsprozess verursacht.

Unsere ersten voll funktionsfähigen Test-SRAM-Chips mit den neuen Transistoren liefen im Januar 2006 vom Band. Sie hatten ein 153-Megabit-Design und bestanden aus mehr als einer Milliarde Transistoren. Jede Speicherzelle mit sechs Transistoren im Chip nahm etwas mehr als ein Drittel eines Quadratmikrometers ein. Dieser Testchip verfügte über alle Funktionen, die zum Bau eines 45-nm-Mikroprozessors erforderlich sind, einschließlich der High-k-Plus-Metall-Gate-Transistoren und neun Schichten Kupferverbindungen. Wenn man bedenkt, wie neu und radikal anders der Transistor und der Herstellungsprozess waren, war es selbst für einige Ingenieure in der Entwicklungsgruppe eine Überraschung, dass alles so gut zusammenarbeitete. Dennoch hatte das Entwicklungsteam noch viel vor sich, um die Leistung, Zuverlässigkeit und Ausbeute des Prozesses auf das für die Herstellung von Mikroprozessoren erforderliche Niveau zu bringen.

Der neue Gate-Stapel wirkte Wunder bei der Bekämpfung von Leckströmen durch das Gate und reduzierte diese um mehr als den Faktor 10. Aber das Gate-Oxid ist nicht die einzige Quelle von Transistor-Leckströmen, über die sich Chiphersteller Sorgen machen müssen. Das andere signifikante Leck wird als Source-to-Drain-Leckage oder Subthreshold-Leckage bezeichnet. Es handelt sich um ein Rinnsal des Stroms, das selbst dann zu sehen ist, wenn der Transistor im ausgeschalteten Zustand sein soll. Die Verkleinerung von Transistoren bedeutete auch, die zum Einschalten erforderliche Spannung, die Schwellenspannung, stetig zu senken. Leider lässt eine stetige Senkung der Schwellenspannung mehr Strom durch. Über viele Jahre hinweg würde jede neue Transistorgeneration den Treiberstrom um etwa 30 Prozent erhöhen (und die Leistung verbessern), würde aber den Preis einer etwa dreifachen Erhöhung des Leckstroms unterhalb des Schwellenwerts zahlen. Die Leckströme sind so hoch, dass sie einen spürbaren Anteil am gesamten Stromverbrauch des Mikroprozessors ausmachen.

Die Branche befindet sich jetzt in einer Zeit, in der Energieeffizienz und geringe Leckage wichtiger sind als reine Geschwindigkeitssteigerungen. Ein Transistor kann jedoch so ausgelegt werden, dass er eine der beiden Prioritäten begünstigt, indem die Kanallänge oder die Schwellenspannung angepasst wird. Ein kürzerer Kanal leckt mehr, ermöglicht aber einen höheren Antriebsstrom. Eine höhere Schwellenspannung schnürt das Leck ab, drosselt aber auch den Antriebsstrom. Beim Anpassen der Schwellenspannung kommt das High-k-Dielektrikum ins Spiel. Ein dickeres Dielektrikum verringert die Fähigkeit des Gates, einen leitenden Kanal zwischen Source und Drain zu öffnen, wodurch die Schwellenspannung erhöht wird. Eine dünnere dielektrische Schicht hat den gegenteiligen Effekt. Im Vergleich zu den vorherigen 65-nm-Transistoren bieten 45-nm-High-k-Plus-Metal-Gate-Transistoren entweder eine Steigerung des Ansteuerstroms um 25 Prozent bei gleichem Leckstrom unterhalb des Schwellenwerts oder eine mehr als fünffache Reduzierung des Leckstroms bei gleichem Ansteuerstrom oder irgendwo dazwischen diese Werte. Wir können die Wahl für jedes Produkt treffen, oder verschiedene Schaltkreise auf demselben Mikroprozessorchip können unterschiedliche Transistoren verwenden, um die Leistung oder Leistung zu optimieren.

Im Januar 2007 Intel hat die ersten funktionierenden 45-nm-Mikroprozessoren mit diesen revolutionären High-k-Plus-Metal-Gate-Transistoren hergestellt. Einer davon war der Penryn-Dual-Core-Mikroprozessor mit 410 Millionen Transistoren. Verschiedene Versionen von Penryn werden für Mobil-, Desktop-, Workstation- und Serveranwendungen optimiert. Die Quad-Core-Version dieses Produkts wird über 820 Millionen Transistoren verfügen. Auf Penryn folgte einige Monate später Silverthorne, ein Single-Core-Mikroprozessor mit 47 Millionen Transistoren, der für Anwendungen mit geringem Stromverbrauch konzipiert ist, darunter mobile Internetgeräte und ultramobile PCs. Derzeit werden bei Intel mehr als 15 neue Chips entwickelt, die unsere neue Technologie nutzen. Die Produktion von Penryn und Silverthorne wird noch in diesem Jahr in Intel-Werken in Oregon und Arizona beginnen. Nächstes Jahr werden wir den Prozess in zwei weiteren Fabriken für die Massenfertigung in New Mexico und Israel starten.

Die Erfindung der High-k-Plus-Metal-Gate-Transistoren war ein wichtiger Durchbruch. Ohne diesen Durchbruch hätten wir die Transistoren zwar weiter verkleinern können, um sie auf die für die 45-nm-Generation erforderlichen Abmessungen zu bringen, aber diese Transistoren hätten nicht viel besser funktioniert als ihre Vorgänger und hätten mit Sicherheit mehr Watt verbraucht. Wir sind zuversichtlich, dass dieser neue Transistor weiter skaliert werden kann, und die Entwicklung unserer 32-nm-Transistoren der nächsten Generation mit einer verbesserten Version der High-k-Plus-Metall-Gate-Technologie ist bereits in vollem Gange. Ob sich diese Art von Transistorstruktur auch in den nächsten beiden Generationen – 22 nm und 16 nm – skalieren lässt, ist eine Frage der Zukunft. Brauchen wir wieder neue Materialien und neue Strukturen?

Niemand weiß es genau. Aber gerade das macht die Forschung und Entwicklung integrierter Schaltkreise so spannend.

MARK T. BOHR, ein IEEE Fellow, ist Direktor für Prozessarchitektur und Integration bei Intel. ROBERT S. CHAU, ein IEEE Fellow, ist Direktor für Transistorforschung und Nanotechnologie. TAHIR GHANI, ein IEEE-Mitglied, ist Direktor für Transistortechnologie und -integration. KAIZAD MISTRY, ein hochrangiges IEEE-Mitglied, leitet die Entwicklung der 45-Nanometer-CMOS-Technologie von Intel in der Logik- und Technologieentwicklungsgruppe.

Robert S. Chau und Kollegen erläuterten das Problem, das zur Verwendung eines Metall-Gates führte, ausführlich in „High-k/Metal-Gate Stack and Its MOSFET Characteristics“, IEEE Electron Device Letters, Juni 2004.

Intel und andere werden vom 10. bis 12. Dezember auf dem IEEE International Electron Devices Meeting 2007 in Washington, D.C. die neuesten Forschungsergebnisse zu High-k-Dielektrika und Metall-Gate-Transistoren vorstellen.