EIPC-Rezension: Ultra

Lesezeit (Wörter)

Es ist schon eine Weile her, seit ich zum ersten Mal die Gelegenheit hatte, ein Webinar zum technischen Snapshot von EIPC zu lesen. Diese hervorragende Serie begann im Oktober 2020, als unsere Branche von der COVID-19-Pandemie heimgesucht wurde. Sie wurde erfolgreich fortgesetzt, nachdem die Beschränkungen aufgehoben wurden, und bietet einen effektiven Kanal für den effizienten Austausch relevanter Kenntnisse, der die traditionellen Live-Konferenzen ergänzt. Der 20. Teil der Reihe im Dezember 2022 konzentrierte sich auf Umweltprobleme, die sich auf die Elektronikindustrie auswirken. Anfang Februar hielt EIPC seine Live-Winterkonferenz in Lyon ab und nun füllt der 21. Technical Snapshot aufgrund der großen Nachfrage einen Platz vor der Sommerkonferenz, die für Mitte Juni in München geplant ist.

Das Webinar am 3. Mai wurde von der technischen Direktorin des EIPC, Tarja Rapala-Virtanen, eingeleitet und moderiert. Ihr erster Referent war John Johnson, Direktor für Geschäftsentwicklung bei American Standard Circuits, mit einer detaillierten Fallgeschichte der erfolgreichen Realisierung von Verbindungen mit ultrahoher Dichte durch ASC.

Im Hinblick auf die Veränderungen auf dem globalen Elektronikmarkt bemerkte Johnson, dass die weltweite geopolitische Situation den Schwerpunkt für kritische Leiterplatten und Gehäusesubstrate wieder in den Westen verlagert habe, obwohl die Kapazitäten der meisten nordamerikanischen Hersteller auf die 75-Mikron-Line-and-Space-Technologie beschränkt seien wird durch subtraktive Verarbeitung erreicht. Es besteht eine steigende Nachfrage nach Verbindungslösungen mit ultrahoher Dichte, aber der Großteil der Branche ist nicht auf die revolutionären Veränderungen vorbereitet, die dies erfordern wird.

American Standard Circuits prüfte mehrere Optionen, bevor es seine Fähigkeit zur ultrahohen Dichte feststellte. Das Unternehmen war davon überzeugt, dass die modifizierte semi-additive Verarbeitung (m-SAP) unter Verwendung von Dünnfolienlaminat kapitalintensiv wäre, mit dem Risiko von Ausbeuteverlusten und einer praktischen Linienabstandsbeschränkung von etwa 25–30 Mikrometern verbunden sei. Sie betrachteten die additive Aufplattierungstechnologie als eine weniger kapitalintensive Option, die sich leicht auf unter 25 Mikrometer anpassen ließe und somit einen sinnvollen Weg zu Verbindungen und Verpackungssubstraten mit ultrahoher Dichte bieten würde. Daher lizenzierten sie das proprietäre A-SAP-Verfahren von Averatek, dessen Schlüsselkomponente eine lösungsmittelbasierte „flüssige Metalltinte“ ist, die eine sehr dünne, aber sehr dichte Katalysatorschicht aufträgt. Dies ermöglicht eine kohärente stromlose Kupferabscheidung in Dicken von nur 0,1 Mikrometern mit guter Haftung auf dem Substrat, die als Basis für die Kupfermuster-Galvanisierung verwendet und anschließend blitzgeätzt werden kann, ohne dass ein Ätzschutz erforderlich ist und nur minimale Seitenwandangriffe auf das Substrat erfolgen Leitermuster. Es können sehr feine Leitergeometrien erreicht werden.

Johnson nutzte grafische Beispiele, um die Verbesserungen der Schaltkreisdichte zu demonstrieren, die durch die Reduzierung der Leitungsraumabmessungen erzielt werden können. Verglichen mit der typischen 75-Mikrometer-Technologie würden 25 Mikrometer zu einer 9-fachen Steigerung und 12,5 Mikrometer zu einer 36-fachen Steigerung führen. Die vorhandenen Anlagen und Prozesse von American Standard Circuits ermöglichen größtenteils eine 20-Mikron-Fähigkeit. Ihr Ziel ist es, diese innerhalb von 12 Monaten auf 10 Mikrometer zu erweitern, wofür sie verbesserte Bildgebungs- und optische Inspektionseinrichtungen benötigen.

Er fasste den Prozessablauf zusammen: Unplattiertes Substrat, gefolgt von der Beschichtung mit flüssiger Metalltinte, stromloses Aufbringen von Kupfer, Aufbringen von Fotolack, Belichten und Entwickeln des Bildes, Elektroplattieren von Kupfer, Abziehen des Fotolacks und Blitzätzen.

Seine Mikroschliffbeispiele zeigten die Geometrie von 11-Mikron-Leitern mit hohem Aspektverhältnis vor und nach dem Flash-Ätzen, was auf vertikale Seitenwände und einen vernachlässigbaren Breitenverlust hinwies. Diese Eigenschaften bieten Vorteile in Form einer geringeren Einfügungsdämpfung und einer verbesserten induktiven und kapazitiven Kopplung von Differenzleitungen. Er verwies auf veröffentlichte Arbeiten von Eric Bogatin zu diesem Thema.

Johnson erklärte, dass die A-SAP-Technologie die Verwendung sehr dünner Dielektrika ermöglicht und mit einer breiten Palette ultraschneller, verlustarmer Substrate kompatibel ist, selbst solchen, die als ultradünne kupferkaschierte Materialien nur schwer herzustellen sind für m-SAP-Anwendungen. Mit der A-SAP-Verarbeitung werden auch auf PTFE konstant hohe Schälfestigkeiten erreicht. Er gab Beispiele für Demonstratormuster mit hoher Dichte in mehrschichtigen Konstruktionen und bemerkte, dass der Prozess dazu neigt, Spannungen von einzelnen Schichten abzubauen, was der Registrierung von Schicht zu Schicht zugute kommt. Weitere Beispiele zeigten kupfergefüllte Durchkontaktierungen mit einem Durchmesser von 4 Mil auf 4 Mil dicken Schichten, und ein aktuelles Projekt bei American Standard Circuits weist Linien und Zwischenräume im 20-Mikrometer-Bereich auf.

Tarja Rapala-Virtanen dankte Johnson dafür, dass er einige Geheimnisse ultrafeiner Leiterplatten mit hoher Dichte preisgegeben hatte, bevor sie John Andresakis, Direktor für Geschäftsentwicklung bei Quantic Ohmega, vorstellte, der eine Präsentation mit dem Titel „Dünnschicht-Widerstandsmaterialien für Hochleistungselektronik“ hielt.

Andresakis, bekannt als führender Experte für eingebettete passive Komponenten, erläuterte zunächst die Struktur und Geschichte der Quantic Electronics-Gruppe, deren Spezialabteilung Quantic Ohmega mit mehr als 50 Jahren Erfahrung als Innovator eingebetteter Widerstände ist. Er beschrieb, wie Dünnfilm-Widerstandsmaterialien in hochzuverlässigen Designanwendungen eingesetzt werden können, nicht nur als Ersatz für diskrete oberflächenmontierte Widerstände durch Einbettung der Widerstände in die Leiterplatte, was Miniaturisierung, Gewichtsreduzierung und verbesserte Signalintegrität ermöglicht, sondern auch als lokalisierte Heizgeräte und Mikrowellenabsorber.

Er erklärte, dass Widerstandsfolien im Rolle-zu-Rolle-Format als Kombination aus dünnschichtiger Metalllegierung und Kupferfolie hergestellt werden, die als Widerstands-Leiter-Material oder RCM bekannt ist. Das RCM kann auf eine Vielzahl dielektrischer Substrate laminiert werden, wie normale Kupferfolie, jedoch mit der Widerstandsseite gegen das Dielektrikum, und subtraktiv verarbeitet werden, um Kupferschaltkreise und planare Widerstände herzustellen. Bei der Widerstandsschicht kann es sich um elektrolytisch abgeschiedene, nichtmagnetische Nickel-Phosphor- oder vakuumabgeschiedene, nichtmagnetische Nickel-Chrom-, Nickel-Chrom-Aluminium-Silizium- oder Chrom-Siliziummonoxid-Legierungen handeln. Es ist in einer Vielzahl von Schichtwiderständen erhältlich.

Der Schichtwiderstand wird in Ohm pro Quadrat gemessen, und Andresakis nahm sich die Zeit, die Terminologie zu erklären, warum der Wert dimensionslos ist und wie man verschiedene Widerstandswerte in ein Design integrieren kann, indem man ein einziges Material verwendet, indem man die Fläche und das Verhältnis von Länge zu Breite der einzelnen Komponenten angibt .

Er beschrieb den Prozessablauf zur Herstellung von Innenschichten mit Dünnschichtwiderständen durch zweistufige Fotoabbildung und zwei- oder dreistufiges subtraktives Ätzen, je nach Widerstandsmaterial. Nachdem das kombinierte Leiter-Widerstand-Bild durch normale fotomechanische Verarbeitung definiert wurde, wird das unerwünschte Kupfer mit Kupferchlorid geätzt, wodurch auch im Vakuum abgeschiedenes Nickel-Chrom entfernt wird. Andere Widerstandslegierungen erfordern möglicherweise einen zusätzlichen Ätzschritt mit Kupfersulfat. Sobald das kombinierte Leiter-Widerstand-Muster vollständig definiert ist, wird der Fotolack der ersten Stufe entfernt und der fotomechanische Prozess wiederholt, um die Bereiche des Kupferleiters zu definieren, die entfernt werden müssen, um das erforderliche Widerstandsbild freizulegen. Anschließend wird durch eine alkalische Ätzung das unerwünschte Kupfer entfernt, ohne den Widerstandsfilm anzugreifen. Anschließend wird der Fotolack abschließend entfernt.

Andresakis erwähnte, dass Widerstandsrechner und Designrichtlinien verfügbar sind, zusammen mit umfassenden Simulationsparametern zur Verwendung in Modellierungswerkzeugen, charakteristischen Werten für Verschiebungen des Ohmschen Werts nach Hochtemperaturlaminierung, Nennleistungen und Toleranzen. Er fasste die Leistungsvorteile von Dünnschicht-Widerstandsfolien zusammen: geringere parasitäre Kapazität und Induktivität im Vergleich zu oberflächenmontierten Komponenten, geringere Metall-zu-Metall-Übergänge bei Chip-Widerständen und weniger Durchkontaktierungen in kritischen Netzen, was auch Verbesserungen der elektrischen Eigenschaften ermöglicht Freigeben von verfügbarem Platz.

Aktuelle Entwicklungsbereiche umfassen 3- und 5-Mikron-Trägerfolien und Kupfer mit niedrigerem Profil. Die Dünnschicht-Widerstandsfolientechnologie wird mit Aufbaufolien für Anwendungen in der Chipverpackung und bei Interposern eingesetzt. Eine bedeutende fortschrittliche Anwendung sind MEM-Mikrofone für Smartphones. Die Fähigkeit von Dünnfilm-Widerstandsmaterialien, elektromagnetische Wellen zu absorbieren, bietet viele Möglichkeiten für Anwendungen in Radarsystemen. Sie können auch bei der Herstellung von Widerstandskarten, hochohmigen Oberflächen und frequenzselektiven Oberflächen verwendet werden und bieten eine hervorragende Langzeitzuverlässigkeit für geschäftskritische Anwendungen. Quantic Ohmega hat mit führenden OEMs zusammengearbeitet, um Markttrends und technische Anforderungen zu verstehen. „Es liegt wirklich an der Vorstellungskraft der Designer, wie sie diese Materialien verwenden“, sagte er.

Nachdem Rapala-Virtanen eine lebhafte Frage-und-Antwort-Runde moderiert hatte, schloss sie das Verfahren ab und dankte allen, die an einer weiteren hervorragenden Veranstaltung zum technischen Schnappschuss teilgenommen hatten. Sie erinnerte die Teilnehmer daran, dass die EIPC-Sommerkonferenz vom 15. bis 16. Juni in München stattfinden wird. Einzelheiten finden Sie unter eipc.org.